D ... delay (zpoždění)
časový diagram:
C D Q Q' 0 x 1 0 0 1 1 1 1 0
<= pamatuje předchozí stav
<= hodnota D se přesune na Q
Toto zapojení: D šířené hladinou - změny na D se projevují na Q po celou dobu, kdy C=1
- častější D šířené hranou C - hodnota z D se přesune na Q s hranou hodinového pulsu a na další změny na D nereaguje, pamatuje hodnotu až do další F hrany hodin. Složitější zapojení.
Tento klopný obvod vychází z klopného obvodu R-S. Spojením jeho vstupů přes inventor se vlastně využívají jen dva vstupní stavy synchronního klopného ovodu R-S a k "zakázanému" stavu nemůže dojít. Symbol D t
v pravdivostní tabulce značí vstupní stav před hodinovým pulsem, symbol Q t+1 pak výstupní stav po hodinovém pulsu. Klopný obvod D tedy na výstupu opakuje vstupní stav, ale až v následujícím taktu. Klopné obvody D mohou mít i podstatně složitější vnitřní
schéma. Dokonalejší klopné obvody mají ještě další vstupy - nastavení (S) a nulování (R), které mají stejný význam jako u obvodu R-S. Mají vždy přednost před ostatními vstupy (t.j. D a H).
časový diagram: